晶圆代工大厂台积电(TSMC)董事长刘德音在以虚拟(在线)模式举行的2021年度国际固态电路会议(ISSCC)开场专题讲演中表明，半导体整合每踏出成功的一步，背后都需求付出越来越多的努力，而最新一代的3纳米工艺节点将会按期完成。
由于新冠病毒肺炎疫情影响，今年的ISSCC(EETT编按：美国时间2月13日至22日)改以全在线方法举行，而且也没有因此改动将各场教导课程与短会议组织在周末举行的惯例。而笔者在会议第一天就从加拿大的渥太华(Ottawa)准时上线，这是我第一次穿着家居服参加全体大会，也是我第一次在听讲演的时候还在一边敲键盘(我不知道这是我自己觉得打字声响太刺耳仍是出于礼节，总之我从不曾在任何现场听讲演或简报时一起运用我的笔记本电脑)。
刘德音在今年ISSCC的开场讲演主题是“揭密立异未来”(UnleashtheFutureofInnovation)，他谈到了许多引领半导体技能开展至今的立异，以及继续向前跨进的潜在途径。在讲演中一个不时浮现的主题是“技能民主化”，也便是如他所言，尽管技能一般一开始把握在少数人的手中，但最终仍是由世人所享用;台积电将其超大型晶圆厂制作视为让先进技能能尽或许让世界上多数人受益的要害。
超越摩尔定律
为了将先进技能推广到全世界，需求不断找到方法来保持技能开展;这是著名的摩尔定律(Moore'sLaw)本来承诺的远景──晶体管单位成本应该要保持下降。而刘德音在讲演中也着重，半导体工艺微缩的脚步并未减缓，集成电路的功耗、性能与晶体管密度仍在继续行进。刘德音表明，台积电的3纳米工艺依照计划时程开展，乃至比预期开展超前了一些;因此咱们也有信心看到未来节点将会按期而至。
半导体新一代工艺节点的性能与上市时程如预期开展。(数据源：ISSCC2021)
传统上，半导体工艺微缩仰赖微影技能;现在，藉由极紫外光微影(EUV)技能，产业界现已打破前一代微影技能的尺度限制，不过产值仍是一个问题。评价EUV技能一个很重要的基准是图形化(patterning)的总成本，而由于比起选用多重图形化、屡次曝光方法，EUV能运用较少层数的光罩，不难想象其成本可到达理想的水平。不过刘德音也表明，EUV功耗极大，为此台积电现已获得350W照明光源技能突破，可支持5纳米量产乃至到1纳米节点。
自从以硅基互补金属氧化物半导体(CMOS)技能为中心的新式栅极仓库资料在本世纪稍早问世以来，资料立异的重要性变得日益明显。台积电在5纳米节点导入了一种高迁移率通道(highmobilitychannel，HMC)晶体管，是将锗(germanium，Ge)整合到晶体管的鳍片(fin)中。而导线也利用钴(cobalt)与钌(ruthenium)资料继续应战极限。
HMC是CMOS工艺连续许多代的主力──鳍式场效晶体管(FinFET)在鳍片区域的资料改动，但即使是FinFET也即将到达生命周期结尾。台积电将转向具有环绕式栅极(gateallaround，GAA)通道的纳米薄片(nano-sheet)，以供给比FinFET更多的静电控制。
刘德音指出，新一代组件能完成更小的汲极引致能障下降(draininducedbarrierlowering)，以及更好的次阈值摆幅(sub-thresholdswing);这些特性实际上的优势安在?台积电下一代渠道能为SRAM带来更低的供电电压，供给0.46V的可靠快取运作，随着芯片上快取的需求越来越高，能将耗电降低到0.5V以下，势必能改善芯片的整体功耗。
台积电技能蓝图中的FinFET接班技能是环绕式栅极纳米薄片晶体管。
规划-技能协同优化(Design&TechnologyCo-Optimization，DTCO)的概念，将本来各自孤立的规划与制作思想转为一种协作体制，如此一来，一旦刻印出的特征尺度像是栅极间距(gatepitch)再也无法界说新技能节点，芯片密度仍有或许继续添加。
DTCO能保持新节点1.8倍的逻辑栅密度提高，以及芯片尺度35%~40%的微缩。这种跳脱框架的模式为体系单芯片(SoC)规划的重要范畴带来开展，这一般无法由于工艺技能演进而有所改善。DTCO不光能让模拟与I/O区块改善，还有数字电路区块。
资料技能的改造
资料的立异将继续推进芯片技能向前跨进，低维度资料包括六方氮化硼(hexagonalboronnitride，hBN)等2D资料，现已接近完成量产。刘德音着重，台积电现已与台湾学界团队协作成功以大面积晶圆尺度生长单晶氮化硼，其效果并获刊于2020年3月的国际学术期刊《Nature》。低温工艺则将完成晶圆级的逻辑与内存活性层(activelayer)仓库，打造真实的3DIC。
资料的立异连续了摩尔定律的生命;刘德音表明，少了立异资料，咱们或许无法完成AI加速器技能(这方面Xilinx首席执行官VictorPeng在ISSCC的另一场讲演有更多着墨)，芯片上快取(on-chipcache)恐怕不足以支持软件应用程序的继续演进。
而若少了小芯片(Chiplet)，半导体技能的未来也会不完整。刘德音在讲演中指出，在Chiplet变得“很酷”之前，就现已有很多人投入相关研制;他着重3D体系结构是让技能朝着正确方向开展的要害推手，并重申Chiplet在完成特定范畴(domainspecific)解决方案上的重要性。每个Chiplet都能在技能上进行优化，毋须顾虑一体化SoC固有的规划折衷。
工艺的进一步微缩需求体系级的考虑。
展望未来，3D芯片仓库会是重点。透过台积电的SoIC(systemonIC)、低温键合(bonding)工艺，能以笔直方法仓库一打裸晶，高度仅600?m。刘德音在简报中展现了3D仓库结构的X光影像，而且评论“看看那完美的对齐…”谁说科技人不能成为凶猛的推销员?
技能演进脚步未歇
台积电的专题讲演对半导体技能未来开展供给了不错的综览，一起也对于等待和或许遭受的妨碍保持冷静。刘德音在讲演中提到，带宽不足的情况仍然存在，虽然数据处理量每两年会提高1.8倍，但常态化的带宽却没有跟上，每两年生长的速度仅1.6倍;为此I/O数量需求添加以弥补差距。幸运的是，还有很多行进空间，芯片对芯片互连密度还能再生长个几倍。
刘德音对ISSCC的听众们保证，新技能节点仍会继续以每两年行进一个代代的节奏行进;而资料、生产工具、芯片规划、专业封装技能，以及来自其他范畴的技能需求一起协作才干达成方针。他在一张投影片中总结了让摩尔定律或多或少保持生机的方法。
新资料与新思想让摩尔定律保持生机。
21世纪初，应变硅(strainedsilicon)与高介电(high-k)金属栅极仓库等技能的导入，让半导体工艺微缩以平等速度开展。接着FinFET结构、EUV、HMC还有DTCO，将推进产业在接下来的15年进入以5纳米为干流的代代;更多新颖的晶体管结构还将让咱们继续向前跨进。
有鉴于目前产业界面对芯片产能紧缺的情况，前面曾提到过的“技能一般一开始把握在少数人的手中，但最终仍是由世人所享用”这句话，值得咱们再一次考虑。咱们真的能享用到大多数的先进技能吗?想想Apple恶名昭彰地“霸占”台积电每一个工艺节点，我有点不太确定…就连Qualcomm、Intel也将之视为所面对的最大应战之一。
对大型芯片业者来说，在未来会让他们最头痛的问题或许并不是半导体工艺的产能供应量，如同刘德音所言，一个半导体技能的复兴年代即将来临，有一天芯片规划会变得像是写软件程序那么简略，到那时候，“技能民主化”将真实完成。
